画像処理のより効率的なシステム実装を目指して

私は中村行宏教授の指導のもと、2000年に電気電子工学科にて学士、2002年、2005年に情報学研究科通信情報システム専攻にて修士、博士の学位をそれぞれ取得し、京都大学特任助手、大阪大学特任助教を経て、2010年4月1日に情報学研究科通信情報システム専攻 特任助教、同年6月16日に助教として着任致しました。主に画像処理を対象とし、その超大規模集積回路（VLSI）の構成ならびに設計技術に関する研究に従事しています。

近年の半導体微細化技術の発展に伴い、1つのチップ上に膨大な数のトランジスタが搭載可能となるとともに、低消費電力化ならびに高周波数化も進み、現在ではスマートフォン等の携帯機器に動作周波数1GHz のプロセッサが搭載されるようになっています。その一方、画像処理に関しては、一般に取り扱うデータ量が膨大であるため、汎用プロセッサで処理するには限界があり、高解像度動画像の実時間処理には、特定用途向け集積回路（ASIC）や、特定の画像処理を実現する半導体IP コア（設計資産）を用いてプロサッサとともにSoC（System-ona-chip）化したVLSI が用いられます。そして、より効率の良い実装を行うためには、処理のアルゴリズムレベルでの検討、メモリやプロセッサ、ソフトウェアも含んだシステム構成に関する検討、ならびに回路構成に関する検討等、様々なレベルで相補的に検討する必要があります。

学生時代は、静止画像符号化方式JPEG2000を対象として上記のような課題に取り組みました。本研究の成果として、世界に先駆けて最大で6,400万画素の入力画像をタイル分割せずに符号化/ 復号するVLSI を開発しました。本VLSI の開発に際し、JPEG2000 において避けて通れない問題となっているタイルノイズを解消するため、シングルタイル処理（画像をタイル状に分割せずに処理）をより小規模な回路で実現する手法を提案しました。なお、本研究の一部は株式会社メガチップスLSI ソリューションズ（現株式会社メガチップス）と共同で行われ、私にとって非常に有益な経験でした。

現在、JPEG XR と呼ばれる静止画像符号化方式が標準化されていますが、これに関しても研究を進めています。また、このような画像符号化のみならず、逆光や露出不足な状態で撮影された動画像の輝度補正技術、インタレース動画像をプログレッシブ形式に変換するデインタレース処理技術、動画像のフレームレートを補間により向上させるフレーム補間技術等についても、そのアルゴリズムならびに実時間処理可能なシステム実装に関する研究に取り組んでいます。こういった研究を通じて、ますます高度化する動画像処理の高効率なシステム実装を可能とする汎用的な設計手法の確立を目指しています。今後もご指導ご鞭撻の程、宜しくお願い致します。

（助教・通信情報システム専攻）